细说CortexM0开发——以LPC为例

第5章
异常和中断系统及应用
本章学习目标
(1) 熟悉CortexM0的异常系统。
(2) 掌握NVIC下中断的操作方法。
(3) 掌握外部中断的使用方法。
5.1异常〖*4/5〗5.1.1异常及向量地址在CortexM0内核中，把Reset（复位）、NMI（不可屏蔽中断）、HardFault（硬错误）、SVCall（超级管理员调用）、PendSV（中断驱动请求）、SysTick（系统定时器请求）及IRQ（中断请求）统一称为“异常”，可见异常是一个比中断更大的概念，中断IRQ只是异常中的一个部分，或者说中断包含于异常。所有的异常都有各自的入口向量地址，而且除了Reset、NMI及HardFault以外，其他异常都具有可配置的优先级，具体如表51所示。表51异常的优先级及向量地址
Exception numberIRQ numberException typePriorityVector address1—Reset-3, the highest0x000000042-14NMI-20x000000083-13HardFault-10x0000000C4～10—Reserved——11-5SVCallConfigurable0x0000002C12～13—Reserved——14-2PendSVConfigurable0x0000003815-1SysTickConfigurable0x0000003C16 and above0 and aboveInterrupt (IRQ)Configurable0x00000040 and above从表51中可以看到，在CortexM0内核中，向量入口地址分配从0x00000004到0x00000040，由于是32位字对齐，所以每两个向量地址之间的间隔为4，所以一共有16个异常编号。但由于编号4~10和编号12~13的异常没有定义，所以这9个异常及其向量地址均作为保留，所以实际的CortexM0一共只有7个异常向量，下面就对它们分别进行说明。
Reset: 由上电或热复位引发，是一种特殊形式的异常。当复位信号有效时，无论指令执行到什么位置，处理器都将停止当前的指令。复位信号失效后，从复位异常规定的向量入口地址处开始执行，按Thumb模式工作。
NMI: 可由外设引发或软件触发，是除Reset之外的最高优先级异常，它永远是被允许的，不能被任何别的异常屏蔽或阻止，除了Reset之外任何异常都不能抢占NMI。
HardFault: 在正常情况或异常处理时突然出现错误而引发的一种异常。它比任何一个可以配置优先级的异常的优先级都高。
SVCall: 由SVC指令触发的异常，在操作系统环境下，应用程序可使用SVC指令访问操作系统内核或设备驱动程序。
PendSV: 它是一种中断驱动的请求，用于面向系统级服务。在操作系统环境下，当没有别的异常激活时，使用PendSV进行上下文切换。
SysTick: 由系统滴答定时器计数到0时所引发的一种异常。软件也能产生该异常，在操作系统环境下，处理器可使用这一异常作为系统滳答计时。
IRQ: 即中断，是由外设或软件请求而产生的异常，所有的中断对指令的执行都是异步进行的。在计算机系统中，外设通过中断方式与处理器进行通信。
5.1.2优先级
所有的异常都有一个优先级，优先级数值越小优先级越高。Reset、NMI和HardFault 3个异常具有负数值的固定优先级，比其他异常的优先级更高。当处理器正在执行一个异常处理时，如果有更高优先级的异常发生，则该异常可以被抢占。如果发生的异常与正在执行的异常具有相同的优先级，则不管其异常编号是多少，正在执行的异常都不会被抢占，新发生的异常变为挂起状态。如果在软件中没有配置优先级，那么所有可配置优先级的异常的优先级均为0。
关于异常进入，可能会发生以下几种特殊情况。
（1） 抢占（Preemption）: 当处理器在执行一个异常处理时，另一个异常处理可以抢占这个正在被执行的异常处理，只要其优先级比正在被处理的异常优先级高。一个异常处理抢占另一个异常处理，称为异常的嵌套。
（2） 尾链（Tailchaining）: 当一个异常处理刚好完成时，若此时有一个挂起的异常满足进入执行的条件，则从堆栈弹出数据的操作会被跳过，直接转到这个新的异常处理，该机制加速了异常服务。
（3） 迟到（Latearriving）: 当一个异常处理正在保存状态时，如果出现了一个更高优先级的异常，则处理器切换去执行这个优先级更高的异常，为新异常初始化预取向量。迟到异常并不会影响向量的保存，因为两个异常所需要保存的状态是一致的。在迟到异常返回时，正常的尾链规则依然有效，该机制加速了抢占。

在当前嵌入式系统的低端应用领域，以ARM CortextM0为核心的芯片有着良好的市场前景。世界各大半导体厂商（如NXP、Freescale、Atmel等）都陆续推出了基于CortextM0内核的系列芯片。随着此类芯片的大量普及，其价格也越来越低，让广大开发者以8位芯片的价格获得了32位芯片的性能，大有取代传统低端芯片之势，所以，学习和使用CortextM0开发的人也越来越多，市场潜力较大。

　　2010年，恩智浦（NXP）公司推出的基于ARM CortexM0内核的LPC1100系列芯片具有非常出色的性价比，随后又不断扩展升级，迅速引起业界的广泛关注。本书选取目前较为常用的LPC1114芯片，并把它当作一个32位的高级单片机来进行分析和讨论，本书在结构上也采用了传统单片机教材的形式。在编写过程中，均以官方提供的英文版数据手册为依据，书中所有引用的表格、图片、数据等都来自官方手册，但引用并非简单地对手册进行罗列翻译，而是在理解内容的基础上，结合初学者的认知规律和作者多年的教学实践经验，通过学习者易于接受的形式进行讲述，可提高学习兴趣，减小挫折感。书中讲述的内容符合初学者的认知规律，采取循序渐进的方式，力求解决在学习中可能遇到的问题，突出实际应用。

　　本书选取国内流行的MDKARM作为LPC1114的开发环境，用实例的方式讲述了开发中程序结构之间的关系，并详细剖析了头文件的用法，让读者不仅知其然还知其所以然。然后着重讲述LPC1114内部各组成模块的功能及实际应用，包含GPIO端口、时钟源、NVIC中断系统、系统定时器、定时器/计数器、串口、A/D转换、I2C接口、SPI接口、看门狗、功耗管理及Flash编程固件等内容。在每个章节的结尾，都会给出一个与该部分内容密切相关的实例，让学习者容易理解和掌握所讲授的内容，以此来提升学习效果。全书面向实际开发应用，注重对细节的分析，力求让读者能容易上手，快速掌握CortexM0的开发过程。

　　对于处理器的学习，从本质上来说就是学习处理器中各个寄存器的原理及其使用方法，为此本书讨论了LPC1114所用到的几乎所有寄存器，但并没有直接罗列所有的寄存器，而是把寄存器的学习放到了实际的例子当中，用到哪个就讨论哪个，这样能有效地避免单纯学习寄存器带来的枯燥。书中对寄存器的描述都先引用官方原文，然后再对其内容进行详细讨论。这样做不仅能提高资料的权威性，还可以避免翻译和理解上的歧义，有利于读者进行学习和参考。即便对于开发人员，本书也可作为资料手册进行查询，而不必再去翻阅官方数据手册。

　　书中所有程序代码及教学课件，都可以到清华大学出版社的官方网站上进行下载。本书由云南师范大学信息学院冯迅编写，希望能对有志于学习CortexM0开发的读者起到积极的帮助作用。在此，对清华大学出版社提供的大力支持表示由衷的感谢！由于编者知识局限和时间仓促，书中不足之处在所难免，恳请广大读者批评指正！

冯迅

2017年6月