书籍详情
![《IntelFPGA权威设计指南-基于QuartusPrimePro集成开发环境》[40M]百度网盘|亲测有效|pdf下载](/uploads/s0309/7c6c783aa23b08ea.jpg)
IntelFPGA权威设计指南-基于QuartusPrimePro集成开发环境
- 出版社:凤凰新华书店旗舰店
- 热度:10610
- 上架时间:2024-06-30 09:08:33
- 价格:0.0
书籍下载
书籍预览
免责声明
本站支持尊重有效期内的版权/著作权,所有的资源均来自于互联网网友分享或网盘资源，一旦发现资源涉及侵权，将立即删除。希望所有用户一同监督并反馈问题，如有侵权请联系站长或发送邮件到ebook666@outlook.com,本站将立马改正
内容介绍
内容简介
本书以Intel公司的QuartusPrimePro19集成开发环境与Intel新一代的可编程逻辑器件Cyclone10GX为软件和硬件平台，系统地介绍了可编程逻辑器件的原理和Quartus PrimePro集成开发环境的关键特性。
全书共11章，内容主要包括IntelCyclone10GXFPGA结构详解、QuartusP rimeProHDL设计流程、QuartusPrimePro块设计流程、QuartusPrimePro定制IP核设计流程、Quartus PrimePro命令行脚本设计流程、DesignSpaceExplorerII设计流程、QuartusPrimePro系统调试原理及实现、QuartusPrimePro时序和物理约束原理及实现、QuartusPrimePro中HDL高级设计方法、QuartusPrimePro部分可重配置原理及实现，以及Intel高级综合工具原理及实现方法。
本书可作为使用Intel集成开发环境QuartusPrimePro进行FPGA设计的工程技术人员的参考用书，也可作为电子信息类专业高年级本科生和研究生的教学与科研用书，还可以作为Intel公司QuartusPrimePro相关培训的培训教材。
全书共11章，内容主要包括IntelCyclone10GXFPGA结构详解、QuartusP rimeProHDL设计流程、QuartusPrimePro块设计流程、QuartusPrimePro定制IP核设计流程、Quartus PrimePro命令行脚本设计流程、DesignSpaceExplorerII设计流程、QuartusPrimePro系统调试原理及实现、QuartusPrimePro时序和物理约束原理及实现、QuartusPrimePro中HDL高级设计方法、QuartusPrimePro部分可重配置原理及实现，以及Intel高级综合工具原理及实现方法。
本书可作为使用Intel集成开发环境QuartusPrimePro进行FPGA设计的工程技术人员的参考用书，也可作为电子信息类专业高年级本科生和研究生的教学与科研用书，还可以作为Intel公司QuartusPrimePro相关培训的培训教材。
作者简介
著名的嵌入式技术和EDA技术专家，长期从事电子信息技术方面的教学和科研工作，与全球多家知名的半导体厂商和EDA工具厂商大学计划保持紧密合作。目前已经出版电子信息技术方面的著作近70部，内容涵盖电路仿真、电路设计、可编程逻辑器件、数字信号处理、单片机、嵌入式系统、片上可编程系统等。典型的代表作有《模拟电子系统设计指南（基础篇）：从半导体、分立元件到TI集成电路的分析与实现》、《模拟电子系统设计指南（实践篇）：从半导体、分立元件到TI集成电路的分析与实现》、《Xilinx Zynq-7000嵌入式系统设计与实现-基于ARM Cortex-A9双核处理器和Vivado的设计方法（第2版）》、《Altium Designer17一体化设计标准教程-从仿真原理和PCB设计到单片机系统》、《STC8系列单片机开发指南：面向处理器、程序设计和操作系统的分析与应用》、《Xilinx FPGA数字信号处理系统设计指南-基于HDL、Simulink和HLS的实现》等。
目录
目 录
第 章 Intel Cyclone 10 GX FPGA 结构详解 1
1．1 逻辑阵列块和自适应逻辑块 1
1．1．1 ALM结构和功能 1
1．1．2 LUT的工作模式 2
1．1．3 寄存器和锁存器 12
1．1．4 LAB的互联架构 21
1．1．5 分布式存储器 22
1．2 存储器块 32
1．2．1 嵌入式存储器块设计指导 32
1．2．2 存储器块打包模式 34
1．2．3 地址时钟使能 35
1．2．4 存储器块异步清除 35
1．2．5 存储器块纠错码 35
1．2．6 使用M20K实现RAM 36
1．3 时钟网络和相位锁相环 40
1．3．1 时钟网络类型 40
1．3．2 时钟资源功能 43
1．3．3 层次化时钟结构 45
1．3．4 时钟控制块 47
1．3．5 时钟功耗控制 50
1．3．6 相位锁相环 52
1．4 I/O块 58
1．4．1 I/O组的排列 59
1．4．2 I/O电气标准 60
1．4．3 I/O架构和特性 62
1．4．4 可编程的IOE特性 65
1．4．5 片上端接 67
1．4．6 SERDES和DPA 67
1．5 DSP块 70
1．5．1 DSP块特性 71
1．5．2 DSP块资源 71
1．5．3 DSP块架构 72
1．5．4 DSP块应用 72
1．6 外部存储器接口 78
1．6．1 外部存储器接口特性 79
1．6．2 外部存储器接口I/O引脚 80
1．6．3 器件封装支持的存储器接口 80
1．6．4 外部存储器接口架构 82
1．7 配置技术 87
1．7．1 AS配置 89
1．7．2 PS配置 94
1．7．3 FPP配置 97
1．7．4 JTAG配置 106
1．7．5 配置流程 108
1．8 电源管理 110
1．8．1 功耗 110
1．8．2 可编程电源技术 110
1．8．3 电源传感线 111
1．8．4 片上电压传感器 111
1．8．5 温度传感二极管 112
1．8．6 上电/断电顺序要求 112
第 章 Quartus Prime Pro HDL 设计流程 113
2．1 Quartus Prime Pro及组件的下载、安装和授权 113
2．1．1 下载Quartus Prime Pro及组件 113
2．1．2 安装Quartus Prime Pro及组件 117
2．1．3 授权Quartus Prime Pro及组件 118
2．2 Quartus Prime Pro功能和特性 121
2．3 Quartus Prime Pro设计流程 122
第 章 Intel Cyclone 10 GX FPGA 结构详解 1
1．1 逻辑阵列块和自适应逻辑块 1
1．1．1 ALM结构和功能 1
1．1．2 LUT的工作模式 2
1．1．3 寄存器和锁存器 12
1．1．4 LAB的互联架构 21
1．1．5 分布式存储器 22
1．2 存储器块 32
1．2．1 嵌入式存储器块设计指导 32
1．2．2 存储器块打包模式 34
1．2．3 地址时钟使能 35
1．2．4 存储器块异步清除 35
1．2．5 存储器块纠错码 35
1．2．6 使用M20K实现RAM 36
1．3 时钟网络和相位锁相环 40
1．3．1 时钟网络类型 40
1．3．2 时钟资源功能 43
1．3．3 层次化时钟结构 45
1．3．4 时钟控制块 47
1．3．5 时钟功耗控制 50
1．3．6 相位锁相环 52
1．4 I/O块 58
1．4．1 I/O组的排列 59
1．4．2 I/O电气标准 60
1．4．3 I/O架构和特性 62
1．4．4 可编程的IOE特性 65
1．4．5 片上端接 67
1．4．6 SERDES和DPA 67
1．5 DSP块 70
1．5．1 DSP块特性 71
1．5．2 DSP块资源 71
1．5．3 DSP块架构 72
1．5．4 DSP块应用 72
1．6 外部存储器接口 78
1．6．1 外部存储器接口特性 79
1．6．2 外部存储器接口I/O引脚 80
1．6．3 器件封装支持的存储器接口 80
1．6．4 外部存储器接口架构 82
1．7 配置技术 87
1．7．1 AS配置 89
1．7．2 PS配置 94
1．7．3 FPP配置 97
1．7．4 JTAG配置 106
1．7．5 配置流程 108
1．8 电源管理 110
1．8．1 功耗 110
1．8．2 可编程电源技术 110
1．8．3 电源传感线 111
1．8．4 片上电压传感器 111
1．8．5 温度传感二极管 112
1．8．6 上电/断电顺序要求 112
第 章 Quartus Prime Pro HDL 设计流程 113
2．1 Quartus Prime Pro及组件的下载、安装和授权 113
2．1．1 下载Quartus Prime Pro及组件 113
2．1．2 安装Quartus Prime Pro及组件 117
2．1．3 授权Quartus Prime Pro及组件 118
2．2 Quartus Prime Pro功能和特性 121
2．3 Quartus Prime Pro设计流程 122